分辨率262144PLS/res。
允許轉(zhuǎn)速3600r/min。
軸的允許載荷：徑向大為19.6N，軸向大為9.8N。
方便處理大容量數(shù)據(jù)。
以往無法實(shí)現(xiàn)標(biāo)準(zhǔn)RAM和SRAM卡文件寄存器區(qū)域的連續(xù)存取，
在編程時(shí)需要考慮各區(qū)域的邊界。
在高速通用型QCPU中安裝了8MB SRAM擴(kuò)展卡，
可將標(biāo)準(zhǔn)RAM作為一個(gè)連續(xù)的文件寄存器，
容量多可達(dá)4736K字，從而簡化了編程Q03UDVCPU
因此，即使軟元件存儲器空間不足，
也可通過安裝擴(kuò)展SRAM卡，方便地?cái)U(kuò)展文件寄存器區(qū)域。
變址寄存器擴(kuò)展到了32位，從而使編程也可越了傳統(tǒng)的32K字，
并實(shí)現(xiàn)變址修飾擴(kuò)展到文件寄存器的所有區(qū)域。
另外，變址修飾的處理速度對結(jié)構(gòu)化數(shù)據(jù)（陣列）的運(yùn)算起著重要作用，
該速度現(xiàn)已得到提高。
當(dāng)變址修飾用于反復(fù)處理程序（例如從FOR到NEXT的指令等）中時(shí)，可縮短掃描時(shí)間。2通道。
差分輸入時(shí)：40kpps/400kpps/800kpps/2Mpps/4Mpps/8Mpps。
計(jì)數(shù)輸入信號：EIA標(biāo)準(zhǔn)RS-422-A （差分線路驅(qū)動器）。
DC輸入時(shí)：10kpps/100kpps/200kpps。
計(jì)數(shù)輸入信號：DC5/12/24V 7～10mA。
外部輸出：DC24V。
一致輸出:晶體管（漏型）、DC12/24V、0.1A/點(diǎn)、0.8A/公共端。
40針連接器。
多功能計(jì)數(shù) / 計(jì)時(shí)模塊（QD65PD2）
極其的定位跟蹤。
大計(jì)數(shù)速度可達(dá)8Mpps （差分輸入 2相4倍頻時(shí)），是以往的2倍。
多功能、方便使用！
［脈沖測量功能］…測量分辨率達(dá)到100ns，可執(zhí)行的脈沖測量。
［ PWM輸出功能］…配置了大200 kHz的PWM輸出功能。可用0.1μs單
位更改占空比，實(shí)現(xiàn)的輸出控制。
［凸輪開關(guān)功能］…配置了輸出8點(diǎn)、16步/輸出的凸輪開關(guān)。
可通過凸輪開關(guān)實(shí)現(xiàn)的定時(shí)控制。
使用一致檢測完成復(fù)雜的控制！
［一致輸出功能］…可為復(fù)雜的應(yīng)用提供支持。
可根據(jù)具體情況，選擇使用凸輪開關(guān)功能或一致輸出功能。輸入輸出點(diǎn)數(shù)：4096點(diǎn)。
輸入輸出軟元件點(diǎn)數(shù)：8192點(diǎn)。
程序容量：30K步。
基本運(yùn)處理速度（LD指令）：1.9ns。
程序內(nèi)存容量：120KB。
外圍設(shè)備連接端口：USB、以太網(wǎng)（通信協(xié)義支持功能）。
存儲卡I/F：SD存儲卡、擴(kuò)展SRAM卡。
方便處理大容量數(shù)據(jù)。
以往無法實(shí)現(xiàn)標(biāo)準(zhǔn)RAM和SRAM卡文件寄存器區(qū)域的連續(xù)存取，
在編程時(shí)需要考慮各區(qū)域的邊界。
在高速通用型QCPU中安裝了8MB SRAM擴(kuò)展卡，
可將標(biāo)準(zhǔn)RAM作為一個(gè)連續(xù)的文件寄存器，
容量多可達(dá)4736K字，從而簡化了編程。
因此，即使軟元件存儲器空間不足，
也可通過安裝擴(kuò)展SRAM卡，方便地?cái)U(kuò)展文件寄存器區(qū)域。
變址寄存器擴(kuò)展到了32位，從而使編程也可越了傳統(tǒng)的32K字，
并實(shí)現(xiàn)變址修飾擴(kuò)展到文件寄存器的所有區(qū)域。
另外，變址修飾的處理速度對結(jié)構(gòu)化數(shù)據(jù)（陣列）的運(yùn)算起著重要作用，
該速度現(xiàn)已得到提高。
當(dāng)變址修飾用于反復(fù)處理程序（例如從FOR到NEXT的指令等）中時(shí)，可縮短掃描時(shí)間。
支持USB和RS232。

支持安裝記憶卡。

多CPU之間提供高速通信。
縮短了固定掃描中斷時(shí)間，裝置化。
固定周期中斷程序的小間隔縮減至100μs。
可準(zhǔn)確獲取高速信號，為裝置的更加化作出貢獻(xiàn)。
通過多CPU進(jìn)行高速、機(jī)器控制。
通過順控程序的直線和多CPU間高速通信（周期為0.88ms）的并列處理，實(shí)現(xiàn)高速控制。
多CPU間高速通信周期與運(yùn)動控制同步，因此可實(shí)現(xiàn)運(yùn)算效率大化。
此外，新的運(yùn)動控制CPU在性能上是先前型號的2倍，
確保了高速、的機(jī)器控制。